PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-107453

(43) Date of publication of application: 26.05.1986

(51)Int.Cl.

G06F 13/14

(21)Application number : 59-228543

(71)Applicant : NEC CORP

(22) Date of filing:

30.10.1984


(72)Inventor: SANO KOICHI


(54) MODULE ADDRESS SETTING CIRCUIT

(57)Abstract:

PURPOSE: To permit setting of a module address automatically and electrically without providing individual module switch or jumper by setting the module address in a register via a bus.

CONSTITUTION: A control circuit 1 outputs the module address, which is to be set in the beginning of a module 21, on an address bus signal conductor 3, and drives an address set control signal conductor 5. A identifying circuit 10 writes the module address which is output on an address bus 3 to an address register 7. Then, the control circuit 1 outputs the module address, which is to be set in the second module, on an address bus signal conductor 3, and drives an address set control signal conductor 5, since the first module is already set, the





circuit 10 relays an address set signal directly to the address control signal conductor 6, and sets it to the address register of the second module 22.

⑲日本国特許庁(JP)

⑪特許出腳公開

⑩ 公 開 特 許 公 報 (A)

昭61 - 107453

@Int,Cl.*

織別記号

厅内整理番号

母公開 昭和61年(1986)5月26日

G 06 F 13/14

D-7165-5B

審査請求 未請求 発明の数 1 (全3頁)

砂発明の名称

モジユールアドレス設定回路

②特 頤 昭59-228543

愛出 願 昭59(1984)10月30日

伊発明 者

佐野 幸一

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 井ノロ 春

1.3

明 網 参

1. 発明の名称

キジュールアドレス設定回路

2. 特許請求の範囲

3. 発明の詳細な脱明

(遊戯上の利用分野)

本発明はパスにより並列接続、またはカスケー ド接続されたロジュールに対してモジュールアド レスを経済的に設定するアドレス設定回路に関す る。

(従来の技術)

競祭、パスによつて並列接続、またはカスケード接続されたモジュールを識別するためには、ナドレス信号鉄上のアドレス情報と各モジュールの自己アドレスとを比較して両者の一致を検出していた。との種のアドレス設定局のスインテ、またはジャンパを致け、これを手動でセットすることによつて電子国際的にアドレス設定を行つていた。

(発明が解決しよりとする問題点)

したかつて、上記構成にかいては、既に説明したようにアドレスを一つ一つ学作業によつて設定しなければならないと云う欠点があり、また、スインテの信頼性が誘題であると共に人学を介をなければアドレスの変更ができないと云う欠点もあった。

特開昭61-107453 (2)

本発明の目的は、各モジュールに自己のアドレ スを記憶するためのアドレスレジスメ、およびこ のアドレスレジスタにアドレスがセット衒みであ るか否かを鍛別するための議別回路を備え、上記 アドレスレジスタにアドレスをセットするための 制酵信号を各モジェール間でデジーテニイン的に 接続し、アドレスセット制御信号がアクティブに なつた場合に、各モジュールではアドレスレジス メヒアドレスが発化セットされていれば、アドレ スセント制御信券を次のモジュールへ中緒し、米 だセットされていなければ中継はせず、その時の アドレス信号線上のアドレスデーメをアドレスレ ジスタにセットするように動作させることによつ て上配欠点を除去し、アドレス股定用スイッチま たはジャンパの代りに電気的に、モジュールナド レスを自動的に設定できるように構成したアドレ ス股窓回路を提供することにある。

(問題点を郷決するための手段)

本発明によるアドレス設定回路は、バスにより 並列袋税をたばカスケード接続された戦数のモジ ユールをそれぞれ、アドレス信号領上のモジュールアドレスによつて識別するモジュールアドレス 敦定方式において使用されるモジュールの内部に 設置されたものである。

本発明において、モジュールフドレス設定回路 はプドレスレジスタと、アドレス比較器と、検別 回路とを見解して構成したものである。

アドレスレジスタは、自己のアドレスを記憶するためのものである。

アドレス比較器は、自己のアドレスとモジュールアドレスとを比較するためのものである。

識別回路は、アドレスレジスタにセットするための制御信号を複数のモジュールの間でデジーチェイン的に接続し、自己のアドレスと制御信号とにより損失、モジニールアドレスを離削するためのものである。

(実施例)

次に、本第界の実施例について図面を参照して 詳細に説明する。

賃1回は、本発明によるモジュールナドレス設

定回絡の一貫施例を介ナプロック限である。第2 図は、各モジュールの内部のブドンス散定部分の 図絡構成を示すプロック図である。

第1圏だおいて、1は制御回路、21~24は されぞれモジュールである。一方、第2圏におい て、7はアドレスレジスタ、8はアドレス比較器、 10は維別回路である。

第1図において、側御図路1代入出力するアドレスパス信号級3、およびデータ/動御パス信号級4は各モジエール21~24に対してパスを形成するように最親されている。アドレスセット的ので登続するものである。第2図において会テンプエール21~24の内部の評細を示すと、アドレスル投送器の"a"側の入力扇子に接続されている。アドレスレリスタ1の出力はアドレス比較器8の"a"側の入力扇子に接続されている。アドビスレリスタ1の出力はアドレスに放送されている。アドビ級はされている場合には、制御四路1に接続されたアドレスパス信号級3によりモジュール21

G

lá

特開昭61-107453 (3)

ず、アドレスバス信号被る上に出力されているモ ジェールアドレスをアドレスレジスタでへ巻込む。

次に、制御回路1は2番目のモジュールにセットすべきモジュールアドレスをアドレスパスの母の 3 上に出力すると共に、アドレスセット制御信号練3を駆動する。との場合、先頭モジュールアドレスがセットでは、カロので、強別回路1 B はほん アドレスセット 割翻信号額5 上のアドレスセット 割翻信号額6 に中略する。2 2 では、アドレスを受けた。2 2 では、アドレスが2 からになった。2 2 番目のモジュール 2 2 では モットでは、アドレスが 2 2 の では 2 番目のモジュール 2 2 いの たい アドレスパス 信号線 3 の内容は 2 番目のモジュール 1 2 2 のアドレスパス 信号線 3 の内容は 2 番目のモジュール 1 2 2 のアドレスレジスメ(図示していない) にセットされる。

以下同様やして、制御運輸1は順次、アドレス パス信号線3、およびアドレスセット制御信号線 5を駆動するととだより、先頭のモジュール21 から版次、各モジュール21~24のモジュール アドレスを設定するととができる。すべてのモジュールを設定した後では、アドレスパス信号級3 かよびデータ/制御パス信号級4を使用すること により、各モジェールを選択したり、制御したり することができる。

(発明の効果)

以上説明したように本秀明では、 バスを秘由してレジスタにモジュールアドレスをセントすることにより、 個々のモジェールへスイッテキジャン パを設ける必要がなく、 自動的にモジュールアドレスを電気的に設定することが可能となり、 運用の省力化、 システムの高信頼化、 ならびに構成の柔軟化と云う効果がある。

4. 図節の簡単を説明

第1図は、本発明によるもジュールナドレス設 定図路の一実施例を示すプロック図である。

第2個は、第1回に示した各モジュールの内部 の静却を示すプロック図である。

【・・・訓御回路


21~24・・・モジュール


て・・・アドレスレジスタ

8・・・ナドレス比較器

10・・・放別回路

3~6、8・・・信号級





-327-